我是FPGA初学者想找个高手问一下：VHDL、Verilog，System+verilog区别是什么？哪个更实用？_知识问答

[已到期] [未解决]

我是FPGA初学者想找个高手问一下：VHDL、Verilog，System+verilog区别是什么？哪个更实用？

提问人：张力回答：2 浏览：1195 提问时间：2010/4/23 17:51:18 到期时间：2010/4/28 17:51:18 悬赏分：5+5+20

在这里先谢了！！！

此问题的回答(2)

VHDL和Verilog是两种不同的硬件描述语言，一般而言VHDL的着重点在系统以及，也就是以模块的形式描述数字逻辑结构；而Verilog则更加注重于细节部分的实现，比如具体的组合数字逻辑的逻辑关系。从语法上来说，Verilog更接近于C语言，所以有C语言基础的学习Verilog会比较快。

回答者：leo.john 2010/4/25 19:53:40

这个真不知道

回答者：科尔 2010/4/26 20:21:45

登录我的知识